VHDL1

• 

  D 플립플롭 - VHDL 예제 블로그를 써야지 써야지 하면서 지금까지 미뤄왔다. 이제야 겨우 마음 먹고 글을 쓰게된다. 몇년간 VHDL로 FPGA회로를 설계해오면서 가지는 의문이 있다. 그것은 바로 내가 설계하는게 맞는지 틀린지 잘 알수가 없다. 근데 잘 생각해보니까, 만든 회로도 잘 돌아가고 그러니까 얼추 맞는것 같다. 지금부터 내가 아는것을 하나씩 써보려고 한다. 틀리면 틀렸다고 코멘트 달아줄것. ------------------------------------ 첫번째 회로로 FPGA에서 어쩌면 가장 자주 쓰는 회로가 D 플립플롭 (DFF)이다. 디지털회로 수업을 들은 사람들은 "데이터를 저장하고 어쩌고 저쩌고..." 하는것을 기억 할것이다. 내가 회로를 설계할때 DFF를 주로 쓰는 이유는 타이밍을 맞출때다. DFF는 좀전에 말했.. 깊이있는정보/VHDL 2012. 11. 18.